PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-084815

(43)Date of publication of application: 26.03.1990

(51)Int.CI.

H03K 19/00 H01L 27/04 H01L 27/118 H03K 5/02 H03K 19/0175

(21)Application number: 63-236089

(71)Applicant: HITACHI LTD

HITACHI MICRO COMPUT ENG LTD

(22)Date of filing:

20.09.1988

(72)Inventor:

KURAISHI TAKASHI

MORISHIGE TAKAHARU

OKA NORIAKI


TAKAHASHI SHIGERU KOMATSU TORU

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To increase an operating margin by providing power supply lines separately by a circuit part to decide the essential input threshold value level of an input buffer having a level conversion function, and a circuit part other than that.

CONSTITUTION: An emitter coupled logic(ECL) and a level conversion circuit(LVC) decide the input threshold value level essentially. Therefore, it is necessary to prevent a noise from another circuit from being inputted, and the noise from the another circuit is prevented from being inputted by providing the power source supply line GND1 and a source voltage VEE1, thereby, the improvement of the operating margin can be attained. On the other hand, inputted/outputted signal amplitude is provided with a sufficient level margin in an output circuit BCL like the one of a source voltage VEE2. Therefore, it can be allowed to connect the output circuit BCL to an internal gate by the same power supply line GND2 and voltage VEE2. In such a way, it is possible to prevent the noise generated at the circuit BCL from being transmitted to the differential circuit ECL or the circuit LVC by separating the power source supply line, which secures the operating margin.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

DEST AVAILABLE COPY

⑩日本国特許庁(JP)

49 特許出顧公開

⑩ 公 開 特 許 公 報 (A) 耳

平2-84815

9Int.Cl. 3 H 03 K 19/00 識別配号 广内整理番号

❷公開 平成2年(1990)3月26日

A 8326-5 J 8526-5 F

H 01 L 21/82 H 03 K 19/00 M 101 A*

審査請求 未請求 請求項の数 3 (全7頁)

図発明の名称 半導体集機回路整備

②特 單 昭83-236089

愛出 顧 昭63(1988)9月20日

母発 男 者 倉 石

辞馬県高崎市西横手町111番地 株式会社日立製作所高崎

工場内

東京都小平市上水本町1479番地 日立マイクロコンピュー タエンジニアリング株式会社内

①出 願 人 株式会社日立製作所 の出 願 人 日立マイクロコンピュ 東京都千代田区神田駿河台4丁目6番地

日立マイクロコンピュ ータエンジニアリング 東京都小平市上水本町1479番地

株式会社

明 紺 1

1. 強勇の名称 辛孝休集積回路装置

2. 特許確求の簡囲

- 1. 実質的な人力スレッシュホールドレベルを決定する回路部分と、それ以外の回路部分とでなる機能がそれぞれ分配して設けられる人力パッファを具備することを特徴とする半導体集積回路装置。

等許請求の範囲第1項記載の半導体業長回路装 望。

- 3、上記入力パッファの入力部は、BCL債号を受ける無動四時であり、レベル変換部はBCLレベルをCMOSレベルに変換する回路であり、出力部は内部論理図路と同じ様成のBI-CMOS国路であることを特徴とする特許請求の認明第2項記載の半導体集積回路設置。
- 3. 発明の酔細な説明

(産業上の利用分野)

この発明は、単導体製技図路被置に関し、例えば已CL(エミッタ・カブッルド・ロジック)信号を受けて、内部回路をCMOSレベルで動作させるようにしたゲートアレイに利用して有効な技術に関するものである。

(従来の技術)

ゲートアレイにおいては、ゲートを規則的正しく 歳べている半導体チップを半導体メーカが用意し、これを使用するユーザーがその仕様に基づいて半導体チップ上のゲートの国路配線を行い、半

特開平2-84815(2)

導体メーカがその配線マスクを作り所望の回路機能を持ったカスタムLS1を作り上げるものである。このようなゲートアレイに関しては、例えば1985年11月「電子技術」は、頁32~頁39がある。

(発明が解決しようとする課題)

上記のようなゲートアレイ等にあっては、、 団路は比較的大きな負荷を駆動できるようにで流を 必要があり、それに従い比較的大きな出力電流を 流すようにされる。半導体集積回路の出力端子に は、出力信号の高速な立ち上がりや立ち下がりに 対して無視できないインダクタンス成分を持ち、 上記出力信号の変化時に電源供給線(電源を発生さ と回路の接地線)に無視できないノイズを発生さ が入力回路に影響しないよう電源供給線を分離す ることが実施されている。

しかしながら、低情要電力を図りつつ、高速化も実現するため、内部国路をバイポーラ型トランジスタとCMOS回路を組み合わせたBi-CM

OS回路で構成し、外部に対してはBCLコンパ チブルにしたゲートアレイを開発するにあたり、 入力パッファにおいては、BCLレベルの入力信 号を内部のCMOS回路用のレベルに変換させる ような機能が必要になった。この場合、入力パッ ファは、第6図に示すように、実質的に入力スル ッシュホールドレベルを決定する差動回路ECL 及びレベル変換回路LVCと、所望のファンアウ ト数を得るための出力回路BCLとから構成され、 上記出力回路BCLでは信号の切り換え時に電源 供給線GND、VBBに比較的大きなノイズを発 生させるものとなり、それが電源供給線GNDや VBBを通して差動回路BCL及びレベル変換回 路LVCに伝えられ、上記信号振幅の小さなBC Lレベルを受ける入力部での動作マージンが十分 でないことが判明した。

この発明の目的は、動作マージンを大きくした 入力バッファを備えた半導体業積回路装置を提供 することにある。

この発明の前記ならびにそのほかの目的と新規

な特徴は、本明細書の記述および派付図面から明 らかになるであろう。

(課題を解決するための手段)

本類において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、レベル変換機能を持つ入力パッファにおいて、実質的な入力スレッシュホールドレベルを決定する回路部分と、それ以外の回路部分とで電波供給線を切り分けて設ける。

(作用)

上記した手段によれば、実質的な入力スレッシュホールドレベルを決定する回路部分の電源供給 線に他の回路で発生したノイズが伝えられないか ら動作マージンを大きくできる。

(実施例)

第1 図には、この発明が適用されたゲートアレイの要部一実施例のブロック図が示されている。 同図の各回路ブロックは、公知の半導体集積回路 の製造技術によって、単格晶シリコンのような1 個の半導体基板上において形成される。 入力バッファは、外部から供給されるBCLレベルの入力信号Dinを受ける差動回路からなる入力回路BCLと、その出力信号を受けてCMOSレベルの信号Dに変換するレベル変換回路LVと、レベル変換出力を受けて内部ゲートに伝えられる入力信号Bを形成する出力回路BCLは、後述するよの出力回路BCLは、後述するようにかがデートを構成する論理回路と同じ構成とされ、入力バッファが所望のファンプウト数を持つようにするために設けられる。

内部ゲートは、後述するようなバイボーラ型トランジスタとCMOS回路とを組み合わせた論理 回路BCLからなり、上記出力回路BCLと同じ 構成にされる。

この実施例では、入力バッファにおける動作マージンを確保するために、実質的な入力スレッシュホールドレベルを決める上記差動回路BCLとレベル変換回路LVCを独立した接地線GNDI及び電源電圧線VBBIに接続する。これに対して、上記出力回路BCLは、特に制限されないが、

内部ゲートと同じ接地線 GND 2 及び電源電圧線 VBE 2 に接続される。すなわち、この実施例で は、入力バッファを構成する回路でも、その機能 や動作に応じて、上記のように電源供給線を切り 分けて設けるものである。

第2図には、上記差動回路BCLの一実施例の 具体的回路図が示されている。

CLは、上記接地線GND1と電源電圧線VBB 1から動作電圧が供給される。

第3図には、上記レベル変換回路しVCの一実施例の具体的回路図が示されている。同図において、PチャンネルMOSFBTは、そのチャンネル(バックゲート)部に矢印が付加されることによってNチャンネルMOSFBTと区別される。このことは、以下に説明する第4図においても同様である。

上記差動回路 B C L の出力信号 D o と D o は、 P チャンネルM O S P B T Q 1 と Q 2 のゲートに 供給される。これらの P チャンネルM O S P B T Q 1 と Q 2 のドレインには、 電流ミラー形態にさ れた N チャンネルM O S P B T Q 3 と Q 4 が殴け られる。上記 P チャンネルM O S P B T Q 2 と N チャンネル M O S F B T Q 4 の共通化されたドレ インから C M O S レベルに変換された出力信号 D を得るものである。

この実施例回路のレベル変換動作は、以下の通 りである。

差動回路BCLの非反転出力信号Doがハイレ ベルで、反転の出力信号Doがロウレベルのとき、 が小さく、Q2のコンダクタンスが大きくなる。 上記小さなコンダクタンスのPチャンネルMOS FETQlから流れる電流に対応した電流を流す NチャンネルMOSFETQ3とQ4も同様に小 さなコンダクタンスを持つようにされる。それ故、 出力信号Dは大きなコンダクタンスのPチャンネ ルMOSFBTQ2と小さなコンダクタンスのN チャンネルMOSFETQ4とのコンダクタンス 比に対応してほど回路の接地電位GND1のよう なハイレベルにされる。これに対して、差動回路 ECLの非反転出力信号Doがロウレベルで、反 転の出力信号Doがハイレベルのとき、Pチャン ネルMOSPETQ1のコンダクタンスが大きく、 Q2のコンダクタンスが小さくなる。上記大きな コンダクタンスのPチャンネルMOSFBTQ1 から流れる電流に対応した電流を流すNチャンネ ルMOSPBTQ3とQ4も同様に大きなコンダ

クタンスを持つようにされる。それ故、出力信号 Dは小さなコンダクタンスのPチャンスルMOS PBTQ2と大きなコンダクタンス比に対か ルMOSFBTQ4とのコンダクタンス比に対応 してほど電源電圧VBB1のようなロウレベルに される。上記のようなMOSFBTの増幅作用に よって、比較的小さな信号扱幅のBCしレベルを 動作電圧VBB1のもとでほどフルスイングする CMOSレベルの信号に変換できる。

第4図には、上記出力回路(内部ゲートの論理 回路)の一実施例の回路図が示されている。

この出力回路は、CMOS回路の出力部にバイボーラ型トランジスタが設けられる。すなわち、PチャンネルMOSPETQ5とNチャンネルMOSPETQ5のドレイン側に抵抗R5を挿入し、NチャンネルMOS FBTQ6のソース側に抵抗R6を挿入する。そして、PチャンネルMOSPETQ5のドレイン出力を出力トランジスタT5のベースに供給し、 NチャンネルMOSPBTQ6のソース出力を出力トランジスタT6のベースに供給する。上記トランジスタT5とT6とをカスケード接続し、その接続点であるトランジスタT5のエミッタとトランジスタT6のコレクタを上記PチャンネルMOSFBTQ6のドレインと接続させるとともに、そこから出力信号Bを得るものである。

 にして、高速に出力信号Bのハイレベルをロウレベル側に引き抜き、最終的にはNチャンネルMOSFETQ6と抵抗R6を通して出力信号Bを電波は圧VBB2のようなロウレベルにする。

この出力回路BCLでは、出力電流をパイポーラ型トランジスタで形成するものであるため、、CMOS回路等のように容量性負荷を高速に駆動することができる。

なお、内部ゲートを構成する論理回路BCLでは、CMOS回路で論理ブロックを構成し、出力部に上記のようなカスケード接続された準コンプスタリメンタリアッシュアル形態の出力トランジスタが設けられる。すなわち、ナンドゲート回路のトランスの人力数に応じて複数のNチャンネルMOSFETが並列形態に接続され、複数のアチャンネルMOSFETが並列形態に接続され、複数のアチャンネルMOSFETが直列形態に接続され、複数のアチャンネルMOSFETが直列形態に接続され、

第5図には、この発明に係る半導体集積回路装置のブロック図が示されている。

半導体集積回路装置しSIの周辺には、入出力 バッファが配置され、その内部に内部ゲートが配置される。

上記入出力パッファには、前記のような入力パッファと出力パッファが設けられる。出力パッファは、図示しないが、前記のようなCMOSレベルの信号を差動回路等に供給して、ECLレベルに変換し、エミッタフォロワ形態の出力トランジスタを介して外部に送出させる出力信号を形成する。

上記入力パッファのうち、実質的に入力スレッシュホールドレベルを決める入力回路とレベル変 強回路には、同図に点線で示すような電源供給線 GND1とVEE1を配置し、その出力回路と内 部ゲートには、電源供給線GND2とVEE2を 配置する。なお、出力パッファにおける出力トラ ンジスタには、特に削限されないが、上記以外の 電源供給線が設けられる。

以上のゲートアレイにおいては、入力パッファ を構成する差動回路BCLは、その出力レベルが 接地電位GNDIを基準にして決められることか ら、上記接地電位GND1に対応した点Aに生じ るノイズは、ノイズマージンの低下及び誤動作の 原因になる。また、BCLレベルの信号をCMO Sレベルの信号に変換するレベル変換回路LVC は、上記のような比較的小さな信号振幅のレベル を増幅するものであり、上記接地電位GNDIに 対応した点Bに生じるノイズは、切り換え時のス イッチング速度の低下及び動作マージンの低下の 源因となる。それ故、上記 2 つの回路ECLとし VCとが実質的な入力スレッシュホールドレベル を決めるものであり、他の団路からのノイズが伝 えられることを防止する必要がある。この実施例 では、上記回路専用の電源供給線GNDIとVB B1を設けるものであるため、他の回路からのノ イズがのることが防止でき、結果として動作マー ジンの向上を図ることができる。

これに対して、出力回路BCLは、前記のよう

に電流駆動能力が大きく、その入力側の回路であるレベル変換回路しVCの約20倍近い大きなで電液供給能力を持つ。それ故、信号の切り換え時に比較的大きなスイッチングノイズを電源供給線CND2やVBB2に発生させる。このスイッチングノイズは、上記出力回路BCLのファンウト数に比例して大きくなり、ゲートアレイの性格出比較的大きなファンフト入りになるから、上記出力回路BCLでは大きなノイズを発生させる。

この発明は、前配のようなレベル変換機能を備えた入力パッファを具備するゲートアレイ等各種 半導体集積回路装置に広く利用できる。

(発明の効果)

本願において朝示される発明のうち代表的なも

動作マージンを確保することができる。

上記の実施例から得られる作用効果は、下記の 通りである。すなわち、

(i) レベル変換機能を持つ入力パッファにおいて、 実質的な入力スレッシュホールドレベルを決定す る回路部分と、それ以外の回路部分とで電源供給 線を切り分けて設けることにより、実質的な入力 スレッシュホールドレベルを決定する回路部分の 電源供給線に他の回路で発生したノイズが伝えられないから動作マージンを大きくできるという効 果が得られる。

②内部ゲートをCMOS回路にバイボーラ型出力トランジスタを加えた構成を採ることにより、高 集積化と低消費電力を図りつつ、高速化を実現し た半導体集積回路装置を得ることができるという 効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本願発明は前記実施 例に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでも

のによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、レベル変換機能を持 つ入力パッファにおいて、実質的な入力スレッシュホールドレベルを決定する回路部分と、それ以 外の回路部分とで電源供給線を切り分けて設ける ことにより、実質的な入力スレッシュホールドレ ベルを決定する回路部分の電源供給線に他の回路 で発生したノイズが伝えられないから動作マージ ンを大きくできる。

4. 図面の簡単な説明

第1団は、この発明の一実施例を示す要部プロ・10回

第.2 圏は、その差動回路BCLの一実施例を示す具体的回路図、

第3図は、そのレベル変換回路LVCの一実施 例を示す具体的回路図、

第4回は、その出力回路BCLの一実施例を示す具体的回路図、


第5図は、この発明に係る半導体集積回路装置 の電源供給線の配置の一例を示すプロック図、


特開平2-84815(6)

第6図は、この発明に先立って検討された入力 バッファのブロック図である。

LSI・・半導体集積回路装置、BCL・・整 動回路、LVC・・レベル変換回路、BCL・・ 出力回路(内部論理ゲート)

代理人弁理士 德若 光政





特開平2-84815(ア)

第1頁の続き						
@Int.	Cl.3	•	識別配号		庁内整理番号	
H 01		7/04 7/118		D	7514-5F	•
H 03	K T	5/02 9/0175		L	7631—5 J	
個発 明	月 者	岡	則	昭	群馬県高崎市西横手町111番地 工場内	株式会社日立製作所高崎,
伊発 明	月者	髙	橋	ðþ	群馬県高崎市西横手町111番地 工場内	株式会社日立製作所高崎
個発 5	月 者	小	松	徾	群馬県高崎市西横手町111番地 工場内	株式会社日立製作所高崎